停了八年的 SRAM 微缩动了：台积电 A14 要把单元面积压到 0.017 平方微米

先进制程的竞赛大多围绕晶体管展开，但真正卡住芯片性能的另一半，是缓存。台积电在 A14 节点上要动的，正是这块停滞了约八年的地方。

先解释 SRAM 是什么。它通常被用作处理器缓存、片上系统内部存储与高性能计算芯片的暂存区，读写速度快、不需要周期性刷新，代价是占用芯片面积大。一颗芯片里缓存往往吃掉相当比例的面积，这也是为什么缓存微缩的难度会直接影响成本。

数据能说明停滞有多严重。自 2020 年 N5 工艺量产以来，高密度 6T SRAM 存储单元的面积长期卡在 0.021 平方微米左右。之后的 N3 与 N2 在晶体管结构上一直在改，缓存单元的面积却几乎没有变化。架构在进步，缓存却原地踏步。

A14 有望打破这个局面。按计划 2028 年量产的 A14 上，把高密度 6T SRAM 位单元面积压到 0.017 平方微米以内，降幅逾 19%。数字看着不大，但放在缓存占面积大头的芯片上，意味着同样的die可以塞进更多缓存，或者保持容量不变把芯片做小。

为什么这件事重要？先进处理器的性能提升，早就不只靠增加核心或拉高频率。缓存容量与数据访问效率直接拖累实际表现，人工智能推理、高性能计算与大型片上系统里，数据在存储层级之间搬运产生的延迟与能耗，往往比计算本身更贵。

对晶圆厂来说，SRAM 微缩还关系到先进节点的竞争力。客户愿不愿意上新一代工艺，很大程度上取决于能不能在同等面积下拿到更多缓存与片上存储。如果缓存面积不动，节点升级带来的收益就会被削弱。

有几点需要区分清楚。SRAM 属于处理器内部的高速存储，不是手机、电脑里的闪存或内存条。A14 的变化主要影响片上缓存与芯片内部存储，不能据此推导出动态随机存储器、闪存等产品也会同步缩小。

最后是落地的不确定性。单元面积下降能否变成产品优势，还要过设计、良率、成本与功耗控制。A14 会在后面几个阶段走向量产，届时产品能用到多少缓存、实际收益多大，最终取决于芯片厂商的架构选择。

微缩的红利从来不是自动兑现的。它只是把可能性重新打开，能不能用好，是另一回事。

文章与图片内容转载网络，如有侵权请联系平台删除